JEDEC 发布了 HBM4（高带宽存储器 4）官方规范 JESD238，这是一项旨在满足人工智能工作负载、高性能计算和高级数据中心环境快速增长需求的新内存标准。新标准引入了架构变化和接口升级，旨在提升内存带宽、容量和效率，以适应不断演变的数据密集型应用。

HBM4 延续了 HBM 家族垂直堆叠 DRAM 芯片的特色，但在带宽、效率和设计灵活性方面较其前代 HBM3 带来了诸多改进。它支持高达 8 Gb/s 的传输速度，采用 2048 位接口，总带宽可达 2 TB/s。关键升级之一是将每个堆栈的独立通道数从 HBM3 的 16 个增加到 HBM4 的 32 个，每个通道现在包含两个伪通道。这一扩展提升了内存操作的访问灵活性和并行性。

在能效方面，JESD270-4 规范引入了对多种供应商特定电压水平的支持，包括 VDDQ 选项为 0.7V、0.75V、0.8V 或 0.9V，以及 VDDC 选项为 1.0V 或 1.05V。据称这些调整有助于降低功耗并提高不同系统需求的能源效率。HBM4 还保持与现有 HBM3 控制器的兼容性，使单一控制器能够操作任一内存标准。这种向后兼容性便于采用并允许更灵活的系统设计。

此外，HBM4 引入了定向刷新管理（DRFM），增强了行锤效应缓解并支持更强大的可靠性、可用性和可维护性（RAS）功能。在容量方面，HBM4 支持从 4 层到 16 层的堆栈配置，DRAM 芯片密度为 24Gb 或 32Gb。这使得使用 32Gb 16 层堆栈的立方体容量高达 64GB，从而为苛刻的工作负载提供更高的内存密度。

HBM4 的一个显著架构变化是将命令和数据总线分离，旨在增强并发性并降低延迟。这一修改旨在提升多通道操作的性能，这在 AI 和 HPC 工作负载中尤为常见。此外，HBM4 引入了新的物理接口和信号完整性改进，以支持更快的数据速率和更高的通道效率。

HBM4 的开发涉及三星、美光和 SK 海力士等主要行业参与者的合作，他们共同参与了标准的制定。预计这些公司将在不久的将来开始展示 HBM4 兼容产品，三星表示计划于 2025 年开始生产，以满足 AI 芯片制造商和超大规模数据中心不断增长的需求。

随着 AI 模型和 HPC 应用对计算资源的需求增加，对更高带宽和更大容量内存的技术需求也在增长。HBM4 标准的引入通过为下一代内存技术制定规范，解决了与这些工作负载相关的数据吞吐量和处理挑战。