x

NoC IP如何借助人工智能和机器学习满足SoC设计需求?

2025-04-10 12:10:01 EETOP
点击关注->创芯网公众号,后台告知EETOP论坛用户名,奖励200信元
Arteris宣布推出FlexGen,这是一款智能片上网络(NoC)IP工具,旨在与 Arm、RISC-V 或基于 x86 的子系统无缝集成,并支持 AMBA AXI 和 APB 等标准片上协议。根据内部客户设计的案例研究,该工具可将设计迭代次数减少高达10倍。归功于自动化了关键NoC设计的各个阶段:例如,

拓扑生成时间从20小时缩短至4小时(提升了5倍)

初始优化时间从3小时压缩至10分钟(快了18倍)

最终的物理感知调整时间则从两周缩短至仅100分钟(提速约20倍)

除了效率提升,FlexGen将布线长度减少了高达30%,并将延迟降低了10%,为复杂SoC及芯粒设计开辟高效路径。

FlexGen是多年突破性创新的成果,旨在提高生产力并改善结果质量,以应对半导体公司和系统厂商在设计当今复杂电子产品时面临的指数级增长带来的设计挑战。

—Arteris总裁兼首席执行官 

K. Charles Janac

1.jpg

今天我们从 FlexGen 的功能与应用的维度向您深入阐释 NoC IP 如何助力优化 SoC 设计。

1FlexGen 的开发得益于哪些技术突破?

机器学习或 AI 算法在其中发挥了作用吗?

FlexGen 借助人工智能AI)与机器学习(ML)的技术进步,实现了片上网络(NoC)设计流程的自动化,大幅减少了传统半导体芯片 SoC 设计中的耗时环节。通过基于机器学习的启发式算法,FlexGen 可以智能地探索设计方案并优化 NoC 拓扑结构,从而将布线长度缩短高达 30%,延迟降低高达 10%。这些创新对提升能效、达成更优的功耗、性能、面积(PPA)指标至关重要。

2FlexGen 如何使 NoC 成为 SoC 或其他芯片中互联的选择?

NoC 不是SoC的替代品,它是能成功把上百个 IP 连接起来组成 SoC 的一种互连。可显著优化功耗、性能与面积(PPA)。FlexGen 的突破性在于:传统流程中手动实现单一NoC拓扑的时间,现在可用来探索数十种 SoC 架构设计方案。

FlexGen 完整保留了 FlexNoC 非一致性 NoC IP 的手动编辑与验证功能,因此其自动化生成的结果可以根据需要手动编辑。FlexGen 的高级智能启发式算法可以选择性地逐步使用:既可在自动化设计基础上进行手动修改,也能在人工搭建的基础 NoC上构建自动化拓扑。

该技术是完全可重复的,这意味着相同的输入将产生相同的输出,从而简化了后期规范更改的实现,大幅提升了效率。

3FlexGen能否更好地支持Multi-die配置,如芯粒(Chiplet)?

FlexGen 继承并扩展了 Arteris 经过验证的芯粒技术能力,支持具有高性能、非一致性 NoC的 Multi-die 架构。FlexGen 的自动化设计能力、物理感知特性以及对异构集成的支持,使其成为推动芯粒设计创新的理想选择。

4NoC如何帮助实现设计周期早期的测试验证?

FlexGen 能够自动生成在逻辑设计层面正确的 NoC 架构,严格满足所有指定的互连参数(包括数据位宽、时钟频率和内存映射)和性能要求。此外,FlexGen 内置的物理感知能力使其能够利用 SoC 布局,在长信号线中重需要的地方插入流水线,以促进后端设计的时序收敛。

5FlexGen 适用于哪些应用场景?

FlexGen 非常适合对可扩展性能和 PPA 优化有高要求的复杂SoC设计,主要包括五大领域:

  • AI与机器学习 SoC:显著提升推理/训练工作负载处理能力。

  • 汽车电子(ADAS)SoC:通过复杂流量管理支撑高级驾驶辅助系统。

  • 5G/6G 通信 SoC:实现超低延迟和高带宽系统。

  • 消费电子 SoC:为智能设备提供高能效芯片方案。

  • 工业物联网 SoC:优化连接和自动化系统的整体性能。

FlexGen制定了积极的多年发展路线图,其功能将根据行业趋势和客户需求不断更新。经过数月对预发布版本的深入验证,FlexGen现已正式面向所有授权客户全面上市。

如需了解更多信息, 请点击“下方二维码”索取 FlexGen 产品手册:

图片



关键词: NoC IP SoC

  • EETOP 官方微信

  • 创芯大讲堂 在线教育

  • 创芯老字号 半导体快讯

  • 0

全部评论