晶圆，是圆形的；芯片，是方形的。业内人士对此，可谓是常识性的认知。

晶圆设计为圆形，而非方形，跟它的生产方式密不可分。晶圆是通过直拉法（Czochralski process）从高纯度的硅棒中生长出来的。在直拉法中，硅材料在籽晶上旋转生长，形成圆柱形的单晶硅棒，然后切割成圆形的晶圆。圆形是给定周长下面积最大的形状，这意味着在晶圆上可以切割出更多的方形芯片，从而提高材料的利用率。

随着摩尔定律的停滞和先进制造与封装工艺成本的显著攀升，圆形晶圆的面积浪费问题被提上日程。那么，化圆为方，是否可行？  

近日，Manz亚智科技在苏州召开了技术论坛，论坛以“‘化圆为方’解锁高效封装 • CoPoS赋能芯未来”为主题。会上，Manz集团亚洲区总经理林峻生、 Manz集团亚洲区销售副总经理简伟铨、Manz集团亚洲区研发部协理李裕正博士联合分享，介绍了先进封装市场趋势、化圆为方技术核心，以及Manz亚智科技的优势和机会。

大芯片和异构集成

从传统封装到先进封装，行业经历了从引线框架封装到倒装芯片封装，再到晶圆级封装的演变。

l打线封装Wire-Bond：一种传统的半导体封装技术，使用细金属线（如金丝、铜丝或铝丝）通过热、压力、超声波能量将半导体器件芯片表面的电极引线与基板或引线框架外引线相连接起来，实现芯片与基板间的电气互连和芯片间的信息互通的技术。

l覆晶封装Flip-Chip：一种先进的半导体封装技术，将芯片的有源面（即逻辑面）朝下，通过在芯片的I/O pad上沉积凸块（bump），然后将芯片翻转过来使凸块与基板直接连接。尽管Flip-Chip技术并非新技术，但它仍然保持着高达19%的年复合成长率，显示出其在封装市场中的强劲动力。

l扇出型晶圆级封装 / 扇出型面板级封装FOWLP/ FOPLP：两种先进的封装技术。FOWLP是一种在传统晶圆级芯片尺寸封装（WLCSP）基础上发展起来的封装技术，它允许重布线层（RDL）延伸至芯片边缘之外，可提供更高的I/O密度和布线灵活性；FOPLP是一种在2015年由Fraunhofer IZM研究所的Tanja Braun所研究的前沿技术，它基于重新布线层（RDL）工艺，将芯片分布在大面板上进行互连，使得芯片成品的高度更低，且不需要基板，从而降低了成本并提高了设计的灵活性；

l2.5D（CoWoS）/3D封装：通过在垂直方向上堆叠芯片来实现更高的集成度和性能。2.5D封装通常涉及将芯片放置在硅中介层（interposer）上，通过导电凸块或TSV（Through Silicon Via）技术将组件堆叠在中介层上；3D封装技术允许在不改变封装体尺寸的前提下，在同一个封装体内垂直方向叠放两个以上芯片。

Yole Intelligene数据显示，2023-2029年先进封装市场规模会从378亿美元扩增至695亿美元，CAGR年复合增长率11%。Yole也明确了包括flip-chip芯片倒装、Fan-out扇出型封装、2.5D/3D等先进封装的发展前景。先进封装以其增强功能、性能，降低成本的优势正在推动半导体领域的创新。

随着人工智能（AI）和数字化的加速部署，对高性能计算和数据处理的需求不断增长。大模型训练任务所需的算力每3.43个月翻一倍，远超过摩尔定律的增长速度。与此同时，随着摩尔定律的放缓，单纯依靠提升工艺来提升芯片性能的方法已经无法充分满足时代的需求。这些由AI、HPC、汽车和AI PCs所驱动的应用场景给处理器带来了非常大的工作负载，算力需求更是呈指数级增长。行业领导者正越来越多地采用大芯片和异构集成策略，使用先进封装来补充前端扩展。这已成为制造厂、OSAT、IDMs和芯片设计关注的焦点。

CoWoS产能吃紧，CoPoS力当先锋

随着高性能计算和人工智能领域的需求增长，CoWoS技术因其高集成度和优异性能而受到越来越多的关注。CoWoS（Chip-on-Wafer-on-Substrate）技术是台积电为了克服摩尔定律即将面临的物理限制，于2013年开发出的一种先进封装技术。但由于成本较高，初期只有少量采用Xilinx。

随着时间的推移，CoWoS技术得到了进一步的发展与应用。2016年，台积电发布了第二代CoWoS方案，硅中介层尺寸大约是1.5倍reticle limit，并包含4个HBM2，总容量为16GB。2019年，台积电开发的第四代CoWoS装有一个逻辑芯片和6个HBM2，总容量为48GB（384Gbit），是第三代容量的3倍。2021年，台积电发布第五代CoWoS技术，其晶体管数量是第三代的20倍。CoWoS-S5通过将插层尺寸扩大到3倍reticle limit（2500 mm²），可在单个插层上集成3个或更多逻辑芯片组和8个HBM。

目前AI芯片封装以台积电的CoWoS技术为主。台积电正在扩大CoWoS封装产能以应对市场需求。到2024年底，台积电CoWoS月产能约3.5万片；全年产出约30-32万片；预期2025年CoWoS月产能提升至6万片以上。

不过，台积电CoWoS的产能增长，预计仍然无法满足市场的需求。自2022年11月，Open AI发布ChatGPT一来，人工智能、生成式AI需求在全球范围内就呈爆发式增长。2023年全球人工智能芯片市场营收为202.8亿元，预计2024至2033年复合增长率为38.16%。这一增长，也引发了AI芯片的短缺问题。而AI芯片的短缺，主要就是CoWoS先进封装产能不足导致的。

DIGITIMES Research指出，由于云端AI加速器需求的强劲增长，预计到2025年，全球对CoWoS及类似封装产能的需求可能会上升113%。台积电CoWoS产能限制及AI芯片需求激增，AI芯片厂商正积极探索替代方案。 

作为板级RDL方案产业化的领导者之一，Manz亚智科技认为，在当前CoWoS产能欠缺下，CoPoS（Chip-on-Panel-on-Substrate）技术概念是驱动先进封装进阶的趋势。

CoPoS 是CoWoS的面板化解決方案。作为2.5D封装的另外一种选择，其硅中介层替换成有机材料中介层，BT基板替换成玻璃基板，在各种互连架构中实现的再分配层，包括RDL interposer (CoWoS-R/ CoWoS-L)和玻璃芯基板上的RDL（玻璃版的FC-BGA）——这也是当前业界形成的共识，以应对下一代更高密度的AI芯片。

李裕正博士介绍说：“传统的wire bond（引线键合）、QFN，甚至flip-chip BGA封装方式发生了改变，走向了板级封装。CoPoS就是将中介层进行'面板化'，做到所谓Panel RDL；或者说将die放到'板级RDL层'之上。”

基于CoWoS方式进行封装，按照AI芯片未来可能会达到80x84mm的大型die size的趋势，12寸晶圆只能放下4片这样的die；再加上良率问题，单片芯片的成本会显著提升。如果将“W”换成“P”，自然能达成更高的面积利用率及显著提升的产能。即便是510x515mm的面板，可容纳的die数量也有300mm晶圆的数倍之多。

相对于CoWoS技术，CoPoS技术具有更高的灵活性、可扩展性和成本效益。这种“化圆为方”的封装革新，有助于提高封装效率和加速芯片产能的释放。

先进板级封装市场

半导体行业发展的驱动力是降低芯片生产成本，而板级封装(FOPLP) 突破硅片面积的限制，在芯片尺寸变大的趋势下，应用方型基板以增加产能，无疑是实现降本增效的关键解決方案之一。

板级封装市场的主要参与者包括半导体OSAT（外包半导体组装测试厂商）、IDM（集成器件制造商）和晶圆代工厂（Foundry），以及跨界参与的面板厂。简伟铨详细介绍了目前板级封装的市场应用情况。 

如上图，最下层，是板级封装技术目前最广泛的应用,主要是PMIC, RF IC等芯片类型，线宽线距约在10μm-10μm或15μm-15μm左右（chip-first是指先放芯片，再构建RDL层；chip-last则与之相反）。目前，包括OSAT封测厂、面板制造商、IDM等市场角色已经在相对广泛地应用该技术。图片中间层则指向消费级CPU、GPU，这是技术要求更高的产品类型。林峻生特别提到，这部分市场虽然目前也存在良率挑战，但在5μm~2μm线宽线距级别的产品已经在“小批量生产”。最上层则是面向HPC市场的诸如AI GPU等高端芯片类型。这类芯片的特点是芯片面积更大，故而晶圆级封装的短板更明确的暴露；或者说板级封装在成本和效率方面的优势会体现得更明确。

扇出板级封装（FOPLP）是扇出晶圆级封装技术的一种延伸和发展，将多个芯片、无源组件和互连集成在一个封装内，并以重新布线层（RDL）工艺，将芯片重新分布在具有面积利用率优势的方形基板上进行互连，是具备产能优势的先进封装技术。它们的主要区别在于载板：晶圆级封装使用的是圆形的晶圆作为基板；而板级封装则转换为使用大尺寸的方形面板作为基板。

不过，虽然晶圆级封装工艺流程与板级封装本身没有太大差异，但由于载体不同，需要独立开发生产设备及相应系统。林峻生表示：“在‘化圆为方’的过程中，毕竟‘圆’已经发展了几十年，要变为‘方’也并不是那么容易。板级封装在实现上还存在挑战。无论是材料，还是设备选取，做到更细的线宽线距还是需要更进一步的验证和实现。”

玻璃基板正在成为先进封装的关键

基板材料是半导体封装的重要材料 ，为芯片提供电连接、保护、支撑和散热等功能。在半导体封装技术的早期，陶瓷封装基板占据了主导地位。到20世纪80年代，塑料封装基板应运而生，取代了成本高、加工难度大的陶瓷封装基板。进入20世纪90年代，第三代封装技术面阵式封装开始流行。随着半导体技术的进步，对于封装基板的要求也越来越高。近年来，随着多芯片封装技术的兴起，第四代封装基板也应运而生。这种封装方式采用硅中介层作为子板，将多个裸芯片安装在上面，并通过凸块将配备有外部电极的主板连接至中介层。

随着大算力需求的不断增长，业界一致认为玻璃基板将帮助芯片行业达到新的高度！玻璃基板技术作为有机RDL中介层的潜在继任者，提供了更好的电气性能、更精细的RDL能力和更低的热膨胀系数（CTE）。各大企业正积极布局玻璃基板，以应对未来高性能计算和AI芯片的需求。2023年9月，英特尔推出了基于下一代先进封装的玻璃基板开发的最先进处理器。英特尔预计到2030年末，半导体行业可能会达到其使用有机材料在硅封装上缩放晶体管的极限。此外，台积电也已组建专门的团队探索FOPLP技术，并大力投资玻璃基板研发。 

李裕正博士分享说：“先进 IC 载板市场选择玻璃和具有挑战性的有机基板以增加效能。相对于有机载板，玻璃基板适用于需要更大体积封装、更高速度的应用和工作负载，如数据中心、AI、绘图处理芯片等。且玻璃载板耐热性好，可承受高温，具有更佳的热稳定性和机械稳定性，其功耗低，适合长时间高效运行。” 

Manz亚智科技认为玻璃基板是其未来。随着中介层/有机基板将切换成玻璃， Manz亚智科技也将RDL工艺实现于510mm x 515mm的玻璃基板，实现高带宽、高密度的D2D互连。这一特性在AI计算中尤为关键，能够有效满足数据传输与处理的迫切需求。另外，针对不同类型、不同厚度的玻璃达成内接导线金属化制程与TGV（Through Glass Vias）制程技术，满足高纵深比的直通孔、高真圆度等制程需求，也是Manz亚智科技的优势所在。

凭借在RDL领域的优势布局，针对RDL增层工艺搭配有机材料和玻璃基板的应用，Manz亚智科技已经成功向多家国际大厂交付了300mm、510mm、600mm及700mm等不同尺寸的板级封装RDL量产线，涵盖洗净、显影、蚀刻、剥膜、电镀及自动化设备。同时，为跨领域客户快速集成工艺技术和设备生产，积极助力板级封装为基础的未来玻璃基板应用于人工智能芯片，让这一愿景变成现实。

结束语

随着中国半导体的崛起，先进封装成为本土最具国际竞争力和先导性的产业之一。板级封装成本优势明显，与晶圆级封装实现互补，板级封装是先进封装助力下一代AI芯片的前锋。头部先进封装厂凭借先发优势深度布局了2.5D、及FOPLP产线进入大规模建设和量产阶段，头部光电显示面板厂正在转型玻璃基板的研发试产。

林峻生指出：“面板级封装将是下一代封装的新势头， Manz从 300mm 到 700mm的 RDL生产制造设备拥有丰富的经验。Manz亚智科技凭借本土技术和经验提供定制化解决方案，目前Manz亚智科技单板型PLP RDL技术已通过L/S 15μm/15μm 的验证，并处于量产阶段；输送机类型(直列式)PLP RDL技术已通过L/S 5μm/5μm 的验证，也适用于小批量生产；CoPoS技术中针对RDL增层工艺搭配有机材料和玻璃基板的应用生态系统正在建设中。未来将继续发挥自身在技术和市场方面积累的优势，迎接板级封装和TGV市场的快速成长，并积极推动板级封装实现产业化落地，在整个产业生态建设贡献力量。”