佳能去年推出了第一台纳米压印光刻 （NIL） 机器，该机器可用于生产芯片，而无需使用传统的 DUV 或 EUV 系统，这引起了不小的轰动。然而，由于芯片制造商不熟悉它，因此对该工具和一般的 NIL 方法都存在很多怀疑。据日经新闻报道，本周，这家日本公司将其 FPA -1200NZ2C 纳米压印光刻系统交付给德克萨斯电子研究所 （TIE） 进行研究。

虽然看起来可能不是什么大新闻，但它可能是佳能和纳米压印光刻的重大突破。德克萨斯电子研究所（Texas Institute for Electronics）从德克萨斯大学纳米制造系统中心（Nanomanufacturing Systems Center）发展而来，“以响应行业对高级异构集成日益增长的兴趣”。TIE 得到了主要半导体公司联盟的支持，包括 Intel、NXP 和 Samsung。它还得到了 DARPA 的支持，DARPA 最近向 TIE 和 UT 提供了14 亿美元的赠款，用于构建用于军事和民用应用的多小芯片 3D 处理器。

在 TIE 上，佳能的 FPA -1200NZ2C 纳米压印光刻系统将用于该联盟中的芯片制造商的研发——这是一件大事，因为目前英特尔、恩智浦和三星使用 DUV 和 EUV（恩智浦除外）光刻技术来制造芯片。通过研究纳米压印光刻技术的能力，这些公司可能会也可能不会在其晶圆厂采用 NIL 技术。据日经新闻报道，佳能似乎对这些试验寄予了很大的希望——因为它的目标是在未来三到五年内年销量达到 10 到 20 台。

传统的 DUV 和 EUV 光刻系统使用光将光掩模的电路图形投射到覆盖有光刻胶的晶圆上。相比之下，纳米压印光刻技术直接将模具（已经用电路设计图案化）压印到光刻胶上。这避免了对光学系统的需求，只需一步即可更准确地复制复杂的设计，从而降低生产成本。然而，虽然光刻技术一次处理整个晶圆，但 NIL 是串行工作的，并且可能会更慢。据佳能称，NIL 目前能够生产采用 5nm 技术的芯片，最终可能会达到 2nm 节点。

然而，在这项技术得到广泛采用之前，NIL 面临着许多挑战。人们仍然担心在生产过程中最大限度地减少灰尘颗粒的缺陷。此外，佳能还需要与其他公司合作，创造与这种新光刻方法兼容的材料，这对于广泛的工业应用至关重要。最后，NIL 与涉及 DUV 或 EUV 的流程不兼容，因此无法（或至少非常具有挑战性）集成到现有的制造流程中，因此芯片制造商将不得不围绕 NIL 设计他们的生产技术（这既昂贵又有风险）。