随着半导体元件微缩制程逼近物理极限，允许将多个元件合并封装成为单一电子元件，进而提升半导体效能的先进封装技术便成为全新兵家必争之地。对此，台积电（TSMC）、三星（Samsung）和英特尔（Intel）等制造大厂展开了激烈的竞争。率先推出3Dfabric 先进封装平台的台积电取得绝对领先的地位。为了迎头赶上，三星计划明年推出「SAINT」先进3D 晶片封装技术。 

来源：pixabay

ChatGPT 等生成式AI 应用带动，市场殷切需要能快速处理大量资料的半导体，先进封装技术因此迅速发展。调研机构Yole Intelligence 资料显示，全球先进晶片封装市场从2022 年443 亿美元成长到2027 年660 亿美元。660 亿美元，3D 封装预计将占约25%（亦即150 亿美元市场规模），如此惊人数字，自然带动立体封装发展盛况。

「SANIT」品牌将推出SAINT S、SAINT D 及SAINT L 三种技术

三星2021 年推出2.5D 封装技术「H-Cube」后，便一直加速晶片封装技术的开发，4 月表示提供封装统包服务（package turnkey service），处理从晶片生产到封测整个过程。

业界先进封装主流是2.5D 封装，全球第一代晶圆代工厂台积电凭有十年历史的2.5D 封装，持续在全球2.5D 到3D 先进封装市场占据领先地位。身为全球第二大晶圆代工厂的三星无法坐视长期落后局面，计划推出3D 封装技术SAINT（Samsung Advanced Interconnection Technology，三星先进互连技术），能以更小尺寸的封装，将AI 晶片等高性能晶片记忆体和处理器整合。

知情人士12 日表示，三星计划「SANIT」品牌推出三种技术：垂直堆叠SRAM 和CPU 的「SAINT S」、CPU、GPU 等处理器和DRAM 记忆体垂直封装的「SAINT D」、应用处理器（AP ）堆叠的「SAINT L」。

「SAINT S」等新技术已通过验证测试，但消息人士指出，三星与客户完成进一步测试后明年推出商用服务，目标是透过SAINT 新技术，提高资料中心AI 晶片及内建AI 功能手机应用处理器的效能。

台积电SoIC 、英特尔Fooveros，联电W2W 3D IC 齐出击

反观业界其他领导制造业者的3D 封装发展状况，台积电正大手笔斥资测试和升级自家3D 晶片间堆叠技术「SoIC」，以满足苹果和Nvidia 等客户需求。台积电7 月表示，投资新台币900 亿元（约29 亿美元）国内新建先进封装厂。至于英特尔，开始使用自家新一代3D 晶片封装技术「Fooveros」制造先进晶片。

本月稍早，世界第三大晶圆代工厂联华电子（UMC）推出晶圆对晶圆（Wafer-to-Wafer，W2W）3D IC 专案，利用矽堆叠技术提供高效整合记忆体和处理器的尖端解决方案。

联华电子表示，W2W 3D IC 专案雄心勃勃与日月光、华邦、智原科技（Faraday）和益华电脑（Cadence Design Systems）等先进封装厂及服务公司合作，以便充分利用3D 晶片整合技术满足边缘AI 应用的特定需求。

免责声明：本文由作者原创。文章内容系作者个人观点，转载目的在于传递更多信息，并不代表EETOP赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题，请及时联系我们，我们将在第一时间删除！