目前市场上有些CPU为了增加高速缓存能效，直接增加SRAM的带宽和容量，这样的方式会增加非常高的成本。为了节省成本，厂商会使用相对成熟制程的SRAM，例如5nm的 SoC裸片上堆叠7nm的SRAM 裸片。但这种架构下，底部的CPU就需要埋入相当多的TSV，同时增加CPU裸片面积，成本依然会相对较高。最近，华邦推出了一款面向低功耗、高带宽，以及稍微中低容量内存需求的新品CUBE（Customized/Compact Ultra Bandwidth Elements），它是半定制化的紧凑超高带宽DRAM。

CUBE芯片的3D堆叠技术解决方案

从CUBE的结构来看，是将SoC裸片置上，DRAM裸片置下，省去SoC的TSV工艺。华邦电子次世代内存产品营销企划经理曾一峻介绍说：“这样的好处是，裸片将会变得很薄，尺寸变得更小，SoC裸片尺寸就可以缩小，成本也会相应降低。而且，现在AI功能都有很高的算力需求，SoC裸片置上也可以带来更好的散热效果”此外，通过华邦的DRAM TSV工艺，可以将SoC的信号引至外部，使它们成为同一个封装芯片，整体的封装效果会更好。

我们知道，当SoC裸片和DRAM裸片堆叠的时候，相比于传统的引线键合（Wire Bonding），微键合（Micro Bonding）可以将1000微米的线长缩短至40微米，仅有传统长度的2.5%。在未来的混合键合（Hybrid Bonding）封装工艺下，线长甚至可以缩短至1微米。从芯片内部来看，信号所经过的传输距离更短，因此功耗可相应地降低。此外，采用混合键合工艺，两颗堆叠的芯片可以被看作同一颗芯片，因此内部传输信号和SIP表现会更优秀。

通常，DRAM裸片中都会包含电容，CUBE芯片中提供的是硅电容（Si-Cap）。硅电容的好处在于可以降低电源波动带来的影响。例如，如果先进制程的SoC的核心电压只有0.75V-1V左右，并且运行过程中电源产生一些波动，除了会影响到功耗，还会影响信号的稳定性，而硅电容容量提高的情况下，SoC借助硅电容就可以获得稳定的电压。

华邦当前硅电容规格和制程的进展

在制程工艺方面，CUBE解决方案可以允许客户使用成熟制程（例如28、22nm）的SoC，以降低SoC成本、减小芯片功耗以及获得高带宽。具体来看，可以通过多个I/O（256或者512个）结合28nm SoC提供的500MHz的运行频率，以此实现更高带宽，带宽最高可增至256GB/s。不仅如此，华邦在未来可能会和客户探讨64GB/s带宽的合作，如此一来I/O数可以减少，裸片的尺寸也会进一步缩小。曾一峻表示：“CUBE中所指的C，也就是Customize/Compact，意为华邦会为客户提供比较弹性化的定制设计。”

在ChatGPT面世之后，AI领域的应用非常火热。据介绍，CUBE可以应用到AI-ISP架构。而AI-ISP中有很多灰色部分属于神经网络处理器（NPU），如果AI-ISP要实现大算力，就需要很大的带宽，或者是SPRAM。但是在AI-ISP上使用SPRAM的成本非常高，目前来看是不可行的。但如果使用LPDDR4的话就需要4-8颗，无论是合封还是外置，成本同样相当高昂。此外，还有可能会用到传输速度为4266Mhz的高速LPDDR4，而这样的产品需要依赖7nm或12nm的先进制程工艺生产。

不过，当制程越先进，SRAM的占比并不会同比例缩小。因此当需要实现AI运算或者进行高速运算时，就需要把L3的缓存SRAM容量加大，即便可以使用堆叠的方式达到几百MB，也会导致高昂的成本。华邦的方案是，可以把L3的缓存缩小，转而使用L4缓存的CUBE解决方案。不过，这并不意味着CUBE解决方案的时钟传播延迟（Latency）等同于SRAM，而是可以作为L4缓存。曾一峻解释说：“原因在于CUBE可以进行定制化的设计，使得时钟传播延迟比一般的DRAM还短。因此在这种情况下可以缩小L3缓存，放大L4缓存。”通过这种方式，在整体的解决方案下，芯片的成本也会降低。此外，当AI模型需要外置一定容量的内存时，如在某些边缘计算的场景下会需要8-12GB的LPDDR4或者是LPDDR5，也可以外挂高容量的工作内存（Working Memory）。

华邦长期看好DDR3，也同步开启DDR4

在业界很多大厂停产DDR3之时，华邦表示未来会持续生产DDR3。华邦电子大陆区产品营销处处长朱迪介绍说：“三星、美光和SK Hynix很早就告知客户，将停止供应DDR3。不过，对于特定的客户，他们应该还在持续供货。比如，三星仍在为一些做CIS传感器的供应DDR3。不过，从长远看，这些厂商都将退出DDR3，甚至于低容量的DDR4。而华邦将会持续进行DDR3的生产和支持。”

华邦认为，DDR3从2014年起就已经是一个大宗出货量的产品，并且OMDIA的报告也提到，DDR3产品一直到2027、2028年也会持续存在。因为它主要的应用市场，例如车用、工业用的主控芯片接口演进速度并不快，而DDR3本身又是一个相对非常成熟的产品。同时相较于DDR4，相同的制程、相同的速度和容量，DDR3的尺寸比DDR4小10%，如果相较于LPDDR4会更小。换言之，在特定的容量上， DDR3是性价比最高的选项。很多主芯片的厂商也会停留在DDR3的部分。这也是华邦仍将DDR3作为重要的市场的原因。朱迪表示：“华邦在DDR3产品的长期供应将会在业界扮演一个重要的角色，同时可以坚定地持续供应DDR3产品，并且预计在2025年会演进至16nm。”

不过，内存制程取决于容量，DDR4的4Gb和8Gb目前已经有很多厂商在做。现在在一些应用中，DDR4的应用也是比较明显的，如消费类、网通类产品。它内在的驱动力有两个方向，一个是主芯片厂商要追求更高的带宽，另外一部分也是市场价格的走向，在一定时期由于供需原因，DDR4可能会比DDR3还便宜。华邦今年也开始规划DDR4，并且量产时间规划在2024年初。长远来看，DRAM一定会向着高容量发展，同时也会往DDR5演进。

在突破先进制程的限制方面，朱迪表示，Chiplet会成为一个非常好的解决方案。今年2月，华邦宣布加入了UCIe联盟，华邦可协助系统单芯片客户（SoC）设计与 2.5D / 3D 后段工艺（BEOL, back-end-of-life）封装连结。对于华邦来说，CUBE就是介入点。曾一峻进一步解释说：“在Chiplet方面，因为华邦现在可以使用硅通孔（TSV）技术做串联，也就是代表着我可以做裸片堆叠，这其实就是某种程度上的Chiplet。此外，华邦还可以提供interposer和Si-Cap。相对于一般的Chiplet来讲的话，采用华邦的CUBE，可以获得三合一的好处，既有Si-Cap、interposer的功能，又有DRAM。”

结束语

华邦目前拥有两座12寸晶圆厂，一个是位于台北台中的Fab 6工厂；另外，从去年的下半年开始，华邦在高雄新建的第二座厂已经正式量产，目前的投片量达到了1万片/月左右。据介绍，后续高雄厂规划的产能会逐渐爬坡到1.4万片至2万片/月。目前高雄厂已在量产的25nm产品包括2GB和4GB两种产品，同时也已经开始大批量交付。另外高雄厂所开发的20nm产品在今年中也会进入量产阶段，下一步会向19nm制程演进。

相对于市场上的三大内存厂商而言，华邦主要专注于利基型内存，产品容量一般最大为8GB，相对于整个DRAM市场来说属于小容量。利基型内存产品的特点是不需要非常先进的制程。内存产品的制程实际上取决于容量，例如小容量的产品，SDRAM、DDR1、DDR2，使用46nm、65nm的制程绰绰有余。对于1Gb、2Gb、4Gb等容量，华邦会将其演进到25nm、25Snm，以及即将量产的20nm。通过这些制程来实现上述的容量在业界非常具备成本竞争力。因为如果制程继续演进会带来更高的成本，用来制造中小容量的产品并不划算。因此华邦目前的制程所聚焦的产品，在成本和性价比方面非常优秀。