芯和半导体联合新思科技业界首发，前所未有的“3DIC先进封装设计分析全流程”EDA平台

2021-08-30 15:17:10 EETOP

点击关注->创芯网公众号，后台告知EETOP论坛用户名，奖励200信元

2021年8月**日，中国上海讯——国产EDA行业的领军企业芯和半导体发布了前所未有的“3DIC先进封装设计分析全流程”EDA平台。该平台联合了全球EDA排名第一的新思科技，是业界首个用于3DIC多芯片系统设计分析的统一平台，为客户构建了一个完全集成、性能卓著且易于使用的环境，提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案。

随着芯片制造工艺不断接近物理极限，芯片的布局设计——异构集成的3DIC先进封装（以下简称“3DIC”）已经成为延续摩尔定律的最佳途径之一。3DIC将不同工艺制程、不同性质的芯片以三维堆叠的方式整合在一个封装体内，提供性能、功耗、面积和成本的优势，能够为5G移动、HPC、AI、汽车电子等领先应用提供更高水平的集成、更高性能的计算和更多的内存访问。然而，3DIC作为一个新的领域，之前并没有成熟的设计分析解决方案，使用传统的脱节的点工具和流程对设计收敛会带来巨大的挑战，而对信号、电源完整性分析的需求也随着垂直堆叠的芯片而爆发式增长。

芯和半导体此次发布的3DIC先进封装设计分析全流程EDA平台，将芯和2.5D/3DIC先进封装分析方案Metis与新思 3DIC Compiler现有的设计流程无缝结合，突破了传统封装技术的极限，能同时支持芯片间几十万根数据通道的互联。该平台充分发挥了芯和在芯片-Interposer-封装整个系统级别的协同仿真分析能力；同时，它首创了“速度-平衡-精度”三种仿真模式，帮助工程师在3DIC设计的每一个阶段，能根据自己的应用场景选择最佳的模式，以实现仿真速度和精度的权衡，更快地收敛到最佳解决方案。

芯和半导体联合创始人、高级副总裁代文亮博士表示：“在3DIC的多芯片环境中，仅仅对单个芯片进行分析已远远不够，需要上升到整个系统层面一起分析。芯和的Metis与新思的 3DIC Compiler的集成，为工程师提供了全面的协同设计和协同分析自动化功能，在设计的每个阶段都能使用到灵活和强大的电磁建模仿真分析能力，更好地优化其整体系统的信号完整性和电源完整性。通过减少 3DIC 的设计迭代加快收敛速度，使我们的客户能够在封装设计和异构集成架构设计方面不断创新。”

关于芯和半导体

芯和半导体是国产EDA行业的领军企业，提供覆盖IC、封装到系统的全产业链仿真EDA解决方案，致力于赋能和加速新一代高速高频智能电子产品的设计。

芯和半导体自主知识产权的EDA产品和方案在半导体先进工艺节点和先进封装上不断得到验证，并在5G、智能手机、物联网、人工智能和数据中心等领域得到广泛应用，有效联结了各大IC设计公司与制造公司。

芯和半导体同时在全球5G 射频前端供应链中扮演重要角色，其通过自主创新的滤波器和系统级封装设计平台为手机和物联网客户提供射频前端滤波器和模组，并被Yole评选为全球IPD滤波器领先供应商。

芯和半导体创建于2010年，前身为芯禾科技，运营及研发总部位于上海张江，在苏州、武汉设有研发分中心，在美国硅谷、北京、深圳、成都、西安设有销售和技术支持部门。如欲了解更多详情，敬请访问www.xpeedic.com。

关键词：芯和半导体新思科技半导体