在近日，根据TomsHardware的消息，三星在IEEE国际固态电路会议（ISSCC）上，三星工程师分享了即将推出的3nm GAE MBCFET芯片的制造细节。

三星展示了256Mb 3nm MBCFET芯片：性能、密度提升，功率降低

在即将到来的3nm制造工艺中，三星晶圆厂将成为第一家开始使用环绕栅场效应晶体管(gate-all-around field-effect transistor, GAAFET)式样结构的半导体制造商。虽然这一节点还没有到来，但在IEEE国际固态电路会议(International Solid-State CircuitsConference, ISSCC)上，三星的工程师分享了有关即将推出的3nm多桥沟道晶场效应晶体管(multi-bridgechannel FET, GAE MBCFET)制造技术的一些细节。

正式来说，GAAFET有两种类型：一种是典型的GAAFET，称为纳米线，具有“薄”鳍，另一种是MBCFET，称为纳米片，使用“厚”鳍。在两种情况中，栅极材料都全方位包裹着沟道区。纳米线和纳米片的实际实现方式在很大程度上取决于设计，因此，一般而言，许多行业观察者都用同一个术语“GAAFET”来描述两者。但是之前它们被称为环绕栅晶体管（surrounding-gate transistors, SGT）。同时，MBCFET是三星的商标。

GAAFET首次亮相于1988年，所以该技术的关键优势已经广为人知了。这种晶体管的特殊结构使得设计人员可以通过调节晶体管的沟道宽度（也称为有效宽度(effective width)或Weff）来精确地调节它们，以实现高性能或低功耗。较宽的薄片可以在更高的功率下实现更高的性能，而较薄/较窄的薄片可以降低功耗和性能。为了在鳍式场效应管(fin field-effect transistor, FinFET)上做类似的事情，工程师们不得不使用额外的鳍来提高性能。但在这种情况下，晶体管通道的“宽度”只能是变为原来的两倍或三倍，这并不是很精确，而且有时效率很低。此外，GAAFET的调整允许增加晶体管密度，因为不同的晶体管可以用于不同的目的。

早在2019年，三星的3GAE工艺设计套件的0.1版就包括了四种不同的纳米片宽度，为早期采用者提供了一定的灵活性，目前尚不清楚他们是否增加了更多宽度以增加灵活性。三星表示，总的来说，与7LPP技术相比，其3GAE节点将使性能提高30％（在相同的功率和复杂度下），功耗降低50％（在相同的时钟和复杂度下），并且晶体管密度提高了80％（包括逻辑和SRAM晶体管的混合）。

三星的3GAE（其第一代MBCFET技术）将于2022年推出。因此，三星目前尚未披露其所有特性。该公司在ISSCC上讨论了如何使用新型晶体管提高SRAM的性能和可扩展性。近年来，SRAM的可扩展性一直落后于逻辑的可扩展性。同时，现代片上系统(system-on-chips, SoC)将SRAM的负载用于各种高速缓存，因此提高其可伸缩性是一项至关重要的任务。

三星在ISSCC上介绍了其256Mb MBCFET SRAM芯片，芯片尺寸为56mm²。这意味着尽管该公司尚未推出其首款3GAE逻辑芯片，但显然该技术适用于SRAM。

SRAM是一个六晶体管存储单元：两个传输门，两个上拉门和两个下拉门。在FinFET设计中，SRAM单元使用具有相同沟道宽度的相同晶体管。而在MBCFET上，三星可以调整沟道宽度，因此它提出了两种方案：在一种情况下，它使用具有较宽沟道的晶体管作为传输门和下拉门，而在另一种情况下，它将使用具有较宽沟道的晶体管作为传输门，而使用具有较窄沟道的晶体管作为下拉门。据IEEE Spectrum报道，三星表示，与常规的SRAM单元相比，通过将具有更宽沟道的晶体管用于传输门和具有更窄沟道的晶体管用于上拉，三星已成功将写入电压降低了230 mV。