“Mentor Graphics 与 TSMC 一直以来都携手合作，以确认在先进技术上的挑战并予以解决，”Mentor Graphics 公司 Design to Silicon 事业部副总裁兼总经理 Joseph Sawicki 说道，“双方的合作有助于我们共同的客户准时推出符合规格的设计并为全球市场提供更具竞争力的产品。”
“我们与 Mentor Graphics 保持长期合作关系，为一代又一代的工艺提供创新性解决方案，”TSMC 设计基础架构营销部高级总监 Suk Lee 说道，“TSMC 与 Mentor Graphics 针对10nm FinFET 技术的合作有助于双方客户充分利用此突破性 3D 晶体管技术的功率、性能和密度优势。”
Analog FastSPICE (AFS™) 平台（包括 AFS Mega）多种类型的参考电路已通过 TSMC 10nm FinFET 工艺技术SPICE 模拟工具认证方案，而器件级别的认证正在进行中。Analog FastSPICE 平台为大规模纳米等级模拟、RF、混合信号、内存和全定制数字电路提供了快速而准确的电路验证。对于嵌入式 SRAM 和其他基于阵列的电路，AFS Mega 可提供精确的模拟结果。
Mentor Graphics 和 TSMC 同时还携手在 Olympus-SoC 布局和布线平台上支持10nm 全着色设计方法。Olympus-SoC 改进其功能，以支持 10nm 平面规划、布局和布线要求包括多尺寸最小布局单元和跨行约束感知标准单元配置(multi-site and cross-row constraints-aware placement)、通孔1的预着色布线(pre-colored routing for via1)、着色感知最小面积规则和增量化设计规则(color-aware min area rules, and incremental design rules)，同时还能兼顾到工艺的变异情况。
