SpringSoft的低功耗设计感知侦错同时具备了一致化功耗格式(United Power Format，UPF)与共通功耗格式(Common Power Format，CPF)的支持，具备设计理解工具可以了解功耗设计意图，并具备自动化侦错技术，以判断究竟是功能逻辑或功耗相关问题导致意外的设计特性。 这些功能在Verdi环境中活化并实现更高效率的低功耗系统芯片(SoC)设计侦错。低功耗设计感知侦错模块的试用版已经得到许多顶级全球半导体公司的好 评。

　　   SpringSoft产品营销总监李新基表示：「虽然CPF与UPF提供了从RTL设计来验证说明功耗意图的一致方法，市面上却没有实用的低功耗设计感知 调试程序可运用于RTL阶段。Verdi提供通用平台，以整合功耗设计格式与创新的侦错自动化技术，填补了这个功耗验证的缺漏。现在工程师们能够更容易追 踪和分析RTL与UPF/CPF程序中复杂的功耗设计特性，尽早解决设计中的功耗问题，节省宝贵的验证时间。」

　　低功耗设计感知理解与侦错

　　   Verdi低功耗设计感知侦错模块提供完整的UPF与CPF来源码支持，能够从这些功耗设计语言汇入和编译功耗设计意图至SpringSoft的数据库。 这提供了高水平的功耗意图视野，能够与Verdi内含的RTL设计数据相互关联，描绘完整的功耗设计结构。

　　   方便易用的Power Manager浏览器让工程师们能够使传统RTL设计视图(来源码、电路图与波形)中的功耗设计意图具体化。可以轻松地将电压转换器与开关等相关功耗设计规则配置到个别的电源域(Power domain)，并关联至特定RTL设计区块。由于能够在功耗与RTL检视之间交叉探索，工程师们能够立即找出功耗相关问题的根本原因。

　　   工程师们能够轻松地运用Verdi系统的先进RTL侦错功能，然后跨RTL与电源域追踪到功耗相关特性的根本原因。贯穿不同的电源域自动追踪 CPF/UPF程序驱动的讯号路径，因此侦错可以导向至正确的来源。动态功耗模式/状态在RTL与功耗检视中都有注释，以便侦错时在RTL与CPF /UPF程序之间顺畅地追踪。此外，任何信号的现在功耗状态都能够被迅速检查和追踪至其CPF/UPF来源。

　　   说明低功耗设计感知侦错要求与解决方案的详尽的技术白皮书，欢迎莅临SpringSoft网站查询：www.springsoft.com/whitepapers/power-aware-debug。

　　关于Verdi自动化侦错系统

　　   Verdi自动化侦错系统(Verdi Automated Debug System)是SpringSoft先进侦错的旗舰产品，透过对于复杂IC与SoC设计工作的彻底了解，进而自动化，缩短了一半以上的侦错时间，尤其是 不熟悉的既有设计或第三方IP。这个全功能的系统藉由独家分析引擎，使长时间的行为追踪自动化；提供威力强大的全套设计视野，使设计具体化并且帮助分析因 果关系；还运用专利技术揭露设计、断言(assertions)与系统测试(testbench)之间的功能运作与互动。