全新ARM CoreLink系统IP为下一代异构SoC奠定基础

2015-11-03 14:30:40 n

2015年11月3日，北京讯——ARM近日宣布，推出全新ARM^® CoreLink^™ 系统 IP，旨在提高下一代高端移动设备的系统性能和功效。CoreLink CCI-550互连支持ARM big.LITTLE^™处理技术和完全一致性图形处理器(fully coherent GPU)，并能降低延迟和增加峰值吞吐量。CoreLink DMC-500内存控制器为处理器和显示器提供更高带宽和更快延迟响应。这两款CoreLink产品已交付主要合作伙伴，现均可通过授权获得；相关制造芯片预计在2016年底出货。

ARM系统和软件部门总经理Monika Biddulph表示：“经过优化的内存访问对于一流的SoC设计至关重要，以满足移动市场严苛的需求。在系统环境下设计的ARM IP可实现最佳性能，并易于整合。这也正是超过100家合作伙伴选用值得信赖的ARM系统IP进行SoC设计的原因。全新的CoreLink 系统IP可帮助ARM及其合作伙伴全面提升移动设备的系统效率和性能，从而在下一个关键节点继续保持领先。”

通过一致性进行加速

CoreLink CCI-550改进了对GPU一致性(GPU Coherency)的支持，能够加强电源管理并带来许多系统级的优点。一致性能够缩短新应用的开发成本和时间，这主要得益于异构处理对计算引擎的更具效率的利用。具有共享虚拟内存特点和其他更新的编程模式的OpenCL™ 2.0对系统一致性做到了充分的利用。所有的处理器都运行相同的数据，避免了不必要的缓存维护或内存备份。这也使得系统架构与异构系统架构一致性标准(HAS Coherency Standards)完全符合。

可扩展至多重应用和更高吞吐量

CoreLink CCI-550包含了对微架构的改进，可为严苛的使用案例提供更高的峰值吞吐量；此外还包含了对服务质量(Quality of Service, QoS)的提升，可减少20%的延迟。SoC设计者可以对内存通道的数量、跟踪器尺寸、侦听过滤器的容量进行配置，并最多可扩展到6个完全一致性处理器集群。增强的可扩展性不仅能满足移动设备，还能满足众多应用需求，包括数字电视、汽车电子和具有高成本效益的网络应用。

带宽更高、延迟更低

耗时耗能的内存处理需要一个用系统级方式设计的内存控制器，以此来减少瓶颈。对于ARM Cortex^®处理器而言，CoreLink DMC-500能够提供最低的延迟和功耗，并为最高以LPDDR4-4267传输速度运行的LPDDR4/3内存带来更高的服务质量(QoS)。当被集成到设计层时，CoreLink CCI-550 和CoreLink DMC-500共同协作，可实现超过50GB/s的峰值系统内存带宽，能够以良好的性能实现包括4K视频在内的更丰富内容，从而带来高端智能手机和平板电脑上的最佳用户体验。

林利集团(Linley Group)资深分析师 Mike Demler表示：“SoC设计者必须满足旗舰级移动设备对于性能日益增长的要求。为了提供诸多高级功能，例如4K视频录制/回放、120fps摄像头、四倍高清显示等，设计者必须在严格的功耗要求下将异构CPU、GPU和加速器集成到一个高速缓存一致性系统(cache-coherent system)中。ARM开发CoreLink系统IP的战略是将其与处理器核同步开发和验证，这使得设计者能够继续提升移动计算性能的标准。”