意法半导体推出一款先进的高性能功率封装，这项新技术将会提高意法半导体最新的MDmesh™ V功率MOSFET技术的功率密度。

在一个尺寸仅为8x8mm的无引脚封装外壳内，全新1mm高的贴装封装可容纳工业标准的TO-220大小的裸片，并提供一个裸露的金属漏极焊盘，有效排除内部产生的热量。薄型封装将使设计人员能够设计更薄的电源外壳，为当今市场提供紧凑时尚的新产品。客户可从两个公司获得这款新的标准产品：意法半导体和英飞凌（Infineon Technologies）均将推出采用这个创新封装的MOSFET晶体管，意法半导体的产品名称是PowerFLAT™ 8x8 HV，英飞凌的产品名称是ThinPAK 8x8，从而为客户提供高品质双货源供货。

新封装的纤薄外形和优异的散热性能，结合意法半导体MDmesh V技术的无与伦比的超低单位裸片面积导通电阻RDS(ON) ，可大幅提高功率器件的功率密度和可靠性，节省印刷电路板空间。意法半导体将在现有的MDmesh V 产品阵容内加入PowerFLAT 8x8 HV封装的MOSFET，目前已发布该系列首款产品：650V STL21N65M5。

STL21N65M5的主要特性：

RDS(ON)：0.190Ω

最大额定输出电流 （ID）：17A

结到外壳热阻率（Rthj-c）：1.0 ºC/W

采用PowerFLAT 8x8 HV封装的STL21N65M5现已提供样片，量产定于2010年7月。

关于意法半导体的MDmesh™ V技术:

MDmesh V是意法半导体的新一代多漏极网格技术，该项技术可最大限度地降低导通损耗，同时不会对开关性能产生很大的影响。采用这项技术的MOSFET能够让设计人员符合对电子产品能效有更高要求的环保设计法规，还能让他们有机会在再生能源等新兴产业中寻找市场机遇，因为在全球发展新兴产业的浪潮中，最大限度地降低功率转换损耗是降低每瓦成本的关键所在。

MDmesh V架构改进了晶体管的漏极结构，可有效降低漏源电压降，结果，裸片单位面积的导通电阻非常低，尺寸小的器件也能取得超低的通态损耗。事实上，在采用TO-220标准封装的650V MOSFET产品中，MDmesh V取得了世界最低的 RDS(ON) 记录。

MDmesh V 器件的栅电荷量(Qg)也很低，在高速开关时能效优异，RDS(ON) x Qg 性能因数 (FOM)很小。新产品650V的击穿电压高于竞争品牌的600V产品的击穿电压，为设计工程师提供了十分宝贵的安全裕量。这些器件的 Vdss额定击穿电压很高，具有出色的耐dV/dt斜率能力，并100%经过雪崩测试。另一项优势是，整齐的关断波形有助于简化栅极控制，降低对EMI滤波的要求。

现已上市的MDmesh V技术产品采用各种工业标准封装，包括TO-220、TO-220FP、I2PAK、TO-247和Max247。

公司网址：www.stmicroelectronics.com.cn