在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6115|回复: 27

基于Verilog HDL的高速可综合FSM设计

[复制链接]
发表于 2006-9-9 00:28:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
基于Verilog HDL的高速可综合FSM设计

基于Verilog HDL的高速可综合FSM设计.pdf

226.8 KB, 下载次数: 531 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于Verilog HDL的高速可综合FSM设计

发表于 2006-9-9 01:27:29 | 显示全部楼层
不错,支持!
发表于 2006-9-21 20:34:56 | 显示全部楼层
thanks
发表于 2006-9-23 15:29:06 | 显示全部楼层

hao

ding,
发表于 2007-11-7 19:05:57 | 显示全部楼层
ding
发表于 2007-11-8 22:34:23 | 显示全部楼层
:victory: :victory: :victory:
发表于 2007-11-10 09:49:16 | 显示全部楼层
hao dong xi ,bu cuo
发表于 2007-11-13 02:41:58 | 显示全部楼层
不错的分享,谢谢
发表于 2008-10-15 20:56:48 | 显示全部楼层
好东西,当然要收藏
发表于 2008-10-23 16:18:38 | 显示全部楼层
謝謝分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-5 20:00 , Processed in 0.030296 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表