在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9139|回复: 38

[资料] 解决初学者疑惑:VHDL、Verilog,System+verilog比较

[复制链接]
发表于 2009-12-20 11:24:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在学习FPGA的过程中很多人都存在这样一个问题:VHDL和Verilog HDL有什么不同么,为什么公司里都用Verilog编FPGA,而没有用VHDL编程的,哪种语言更实用些呢? 这个问题不是两三句就能够解释清楚的。 一般上大学期间VHDL用的比较多,而研究生以后verilog用的就比较多了。 “HDL特别是Verilog HDL得到的第一线工作的设计工程师的特别青睐,不仅因为HDL与C语言很相似,学习和掌握它并不困难,更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。 在学习HDL语言时,很多人认为学习Verilog HDL比较好:一是容易入门;二是接受Verilog HDL代码做后端芯片的集成电路厂家比较多,现成的硬核、固核和软核比较多。”

解决初学者疑惑:VHDL、Verilog,System+verilog比较.pdf

72.56 KB, 下载次数: 287 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-12-20 16:32:42 | 显示全部楼层
学习ing
发表于 2009-12-20 16:40:27 | 显示全部楼层
学习ing
发表于 2009-12-20 19:11:02 | 显示全部楼层
学习ing
发表于 2009-12-20 20:01:00 | 显示全部楼层
不错,学习到了
发表于 2009-12-20 20:05:01 | 显示全部楼层
下下来瞅瞅!
发表于 2009-12-20 20:24:16 | 显示全部楼层
学习ing
发表于 2010-1-26 13:28:07 | 显示全部楼层
Thanks.
发表于 2010-1-29 16:16:58 | 显示全部楼层
顶一个
发表于 2010-2-20 11:59:13 | 显示全部楼层
多谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 14:22 , Processed in 0.047148 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表