解决初学者疑惑：VHDL、Verilog，System+verilog比较

gestybear · 发表于 2009-12-20 11:24:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在学习FPGA的过程中很多人都存在这样一个问题：VHDL和Verilog HDL有什么不同么，为什么公司里都用Verilog编FPGA，而没有用VHDL编程的，哪种语言更实用些呢？这个问题不是两三句就能够解释清楚的。一般上大学期间VHDL用的比较多，而研究生以后verilog用的就比较多了。 “HDL特别是Verilog HDL得到的第一线工作的设计工程师的特别青睐，不仅因为HDL与C语言很相似，学习和掌握它并不困难，更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。在学习HDL语言时，很多人认为学习Verilog HDL比较好：一是容易入门；二是接受Verilog HDL代码做后端芯片的集成电路厂家比较多，现成的硬核、固核和软核比较多。”

DG一号 · 发表于 2009-12-20 16:32:42

学习ing

阳光小懒虫 · 发表于 2009-12-20 16:40:27

学习ing

zhongjizhan · 发表于 2009-12-20 19:11:02

学习ing

marshal_li · 发表于 2009-12-20 20:01:00

不错，学习到了

dusy · 发表于 2009-12-20 20:05:01

下下来瞅瞅！

real_sniper · 发表于 2009-12-20 20:24:16

学习ing

ysenchen · 发表于 2010-1-26 13:28:07

Thanks.

jiku · 发表于 2010-1-29 16:16:58

顶一个

nwpuzhoukun · 发表于 2010-2-20 11:59:13

多谢了

[资料] 解决初学者疑惑：VHDL、Verilog，System+verilog比较

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2