在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4533|回复: 23

Verilog HDL Synthesis A Practical Primer

[复制链接]
发表于 2007-10-16 01:14:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一本优秀的VERILOG语言的书籍,是关于VERILOG可综合语言
是如何写的,综合的电路又是如何呢!!
这本书对于verilog可综合子集的描述可谓精辟,
是verilog HDL synthesis的很好的实践教材

Verilog HDL Synthesis A Practical Primer.rar

4.75 MB, 下载次数: 177 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2007-11-28 20:14:56 | 显示全部楼层
經典設計的一本說,推鑑大家看看說
发表于 2008-2-3 04:27:48 | 显示全部楼层
Thanks for your sharing
发表于 2008-2-3 04:49:34 | 显示全部楼层
Thanks for your sharing
发表于 2008-2-3 04:56:42 | 显示全部楼层
Thanks for your Sharing
发表于 2008-3-22 13:08:47 | 显示全部楼层
thanks ,a very good book for IC engineer
发表于 2008-4-6 22:07:00 | 显示全部楼层
看看
发表于 2008-4-18 14:11:22 | 显示全部楼层
发表于 2008-4-18 14:16:24 | 显示全部楼层
发表于 2008-4-22 15:47:41 | 显示全部楼层
谢谢了,还很清楚
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-3 10:43 , Processed in 0.026366 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表