在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5012|回复: 6

请教pll抖动或是相位噪声份仿真问题

[复制链接]
发表于 2007-12-10 19:17:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问用HSPICE RF 的.phasenoise仿vco 或是pll 的相位噪声和抖动,和预计差别很大(数量级上的差别),是我设置没弄好还是怎么回事?(电路应该没问题照抄的)请教!
 楼主| 发表于 2007-12-10 21:12:02 | 显示全部楼层
ctc_jitter= 3.560484e-016 (sec)
lt_jitter= 2.280489e-010 (sec)
per_jitter= 3.003261e-014 (sec)
rms_jitter= 1.612549e-010 (sec)
f0=2.2G
这是仿真结果,为周期到周期和别的相差这么大?
发表于 2008-2-25 22:34:06 | 显示全部楼层
你这个测试之肯定是错的。
检查你的设置
发表于 2008-3-12 10:22:08 | 显示全部楼层
ctc_jitter 这么小,
rms_jitter这么大,
感觉不太对吧!



原帖由 ly_liangyan 于 2007-12-10 21:12 发表
ctc_jitter= 3.560484e-016 (sec)
lt_jitter= 2.280489e-010 (sec)
per_jitter= 3.003261e-014 (sec)
rms_jitter= 1.612549e-010 (sec)
f0=2.2G
这是仿真结果,为周期到周期和别的相差这么大?

发表于 2008-3-12 10:35:03 | 显示全部楼层
分析如下:

long term jitter结果是最大值228ps是可以信赖,很正常,说明你的CP设计有问题,而且问题不小。在2.2G这个频率下,根本就是垃圾。

period jitter太小了,不正常,也不可能在fs量级,说明你的仿真方式不能完全反映per jitter.

电源用什么?regulator输出还是理想电源?

当然仿真准确性不好说了,关键是尽量缩小。

最好详细描述一下你的电路结构,我们一起来分析分析,好么?
发表于 2009-3-24 16:46:53 | 显示全部楼层
hen hao de qwen ti
发表于 2011-4-1 16:01:45 | 显示全部楼层
rrrrrrrrrr
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 12:01 , Processed in 0.042181 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表