在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10653|回复: 70

xilinx FPGA的时序分析指南+复旦大学ASIC设计讲义

[复制链接]
发表于 2007-11-26 07:43:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
xilinx FPGA的时序分析指南+复旦大学ASIC设计讲义

[ 本帖最后由 lengyc 于 2007-11-26 12:40 编辑 ]

xilinx FPGA的时序分析指南.pdf

1.5 MB, 下载次数: 552 , 下载积分: 资产 -2 信元, 下载支出 2 信元

复旦大学ASIC设计讲义.rar

566.25 KB, 下载次数: 254 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-11-26 12:40:54 | 显示全部楼层
很不错的!
发表于 2007-11-26 21:53:44 | 显示全部楼层

晕!这么好的资料怎么没人顶啊

可惜啊,这么好的资料!
头像被屏蔽
发表于 2007-11-28 08:51:03 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-2-29 11:15:09 | 显示全部楼层
:lol
发表于 2008-2-29 11:18:04 | 显示全部楼层
:lol :lol
发表于 2008-2-29 12:43:35 | 显示全部楼层
原来是垃圾,
这种东西都说好啊!
你门是不是猪脑袋的!!!
发表于 2008-3-3 19:22:26 | 显示全部楼层
恩,是不怎么像样
发表于 2008-3-6 00:38:00 | 显示全部楼层
果然很经典
发表于 2008-3-21 16:39:56 | 显示全部楼层
啊,这个时代流行回帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 04:16 , Processed in 0.024793 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表