在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4324|回复: 17

[原创] FPGA VHDL 数字钟

[复制链接]
发表于 2010-5-28 20:49:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚做了一个数字钟的呵呵,分享下

clock.rar

679.35 KB, 下载次数: 80 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-5-28 21:51:21 | 显示全部楼层
超级感谢
发表于 2010-5-28 21:54:12 | 显示全部楼层
这是用什么语言编的?
发表于 2010-5-28 21:56:26 | 显示全部楼层
有没有用verilog编写的?
发表于 2010-5-28 22:26:27 | 显示全部楼层
非常感谢
 楼主| 发表于 2010-5-30 09:19:42 | 显示全部楼层
4# lzh4774
verilog语言编的网上挺多的,论坛里也有,我这个学期才刚入的门,Verilog并不怎么熟悉呵呵。。。
发表于 2010-6-1 12:51:55 | 显示全部楼层
FPGA VHDL 数字钟
发表于 2010-6-10 22:12:54 | 显示全部楼层
受教了!
发表于 2010-6-12 14:11:32 | 显示全部楼层
谢谢分享!!!
发表于 2010-6-12 14:27:51 | 显示全部楼层
很有价值
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 17:34 , Processed in 0.024736 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表