在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21569|回复: 78

[讨论] 做ASIC最核心的部分是用Verilog实现算法吗

[复制链接]
发表于 2010-5-27 11:38:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,本人刚刚学习,做ASIC主要就是用硬件语言实现一些算法吗
发表于 2010-5-27 12:58:19 | 显示全部楼层
也可以用vhdl来实现,也可以嵌入IC厂家支持的IP看看。
发表于 2010-5-27 14:19:15 | 显示全部楼层
关注……
发表于 2010-5-27 14:25:52 | 显示全部楼层
呵呵~~
那你的算法从何而来?又为什么要采用这个算法?代码完成后接下来要做什么?
做一颗芯片是一个浩大的工程。
市场调研、产品立项、spec定义、结构划分、算法选择、代码实现、仿真验证、综合、STA、P&R、tapeout ……
每个都很重要的,更不要说foundry里的工作和流片回来的验证了。里面的任何一部分精通了,都是很难得的。
当然,很多刚刚做数字设计的人都是从代码开始的。不过对于通常的设计,更应该从大的方面着眼,从上到下是水到渠成的事。
个人建议你多关注结构和算法方面的事情,这是更具创造性的工作,大概也是主要的难点所在。
祝你的设计之路一帆风顺~~~~
发表于 2010-5-27 14:56:57 | 显示全部楼层
关注……
发表于 2010-5-27 15:58:46 | 显示全部楼层
万里长征完成了第一步。
发表于 2010-5-27 16:10:53 | 显示全部楼层
1# bandit

只是一小步
发表于 2010-5-27 21:46:40 | 显示全部楼层
学习了,呵呵。大家继续讨论啊
发表于 2010-5-27 22:20:55 | 显示全部楼层
市场调研、产品立项、软硬件划分、spec定义、算法选择、结构划分、代码实现、仿真验证、综合、STA、P&R、tapeout ……
发表于 2010-5-28 11:20:22 | 显示全部楼层
好,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 16:28 , Processed in 0.020388 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表