在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4077|回复: 5

[求助] 求综合错误原因

[复制链接]
发表于 2010-4-4 16:41:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用ISE综合时报如下错误:
Port <clk100> has illegal connections. This port is connected to an input buffer and other components
clk100是我用的系统时钟,作为输入,当然要接input buffer,然而我的工程有很多子模块,当然也要将clk100连到各个component,报这个错究竟是啥意思呢?
发表于 2010-4-5 14:43:58 | 显示全部楼层
你是不是还接了DCM或PLL
发表于 2010-4-5 20:22:11 | 显示全部楼层
同意楼上,接了DCM?
发表于 2010-4-6 10:17:21 | 显示全部楼层
进来的时钟,除了DCM或PLL外,是否经过了IBUFGDS之类的处理?
或者是区域时钟,经过BUFIO再BUFR后,再来驱动区域模块
 楼主| 发表于 2010-4-6 22:46:47 | 显示全部楼层
2# falloutmx 恩,问题解决了,是我的一个模块中调用了个DCM,也就是说我的系统时钟不仅给这个DCM提供输入,还驱动了其它的模块,我吧DCM移到顶层模块后就好了
发表于 2010-4-7 10:07:45 | 显示全部楼层
那综合为什么会报这个错误呢?难道是因为全局时钟通过DCM供时钟和直接连接的延时不一样么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:21 , Processed in 0.021347 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表