在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7631|回复: 14

[讨论] 有关post simulation

[复制链接]
发表于 2010-3-24 09:56:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 handucheng 于 2010-3-25 14:10 编辑

麻烦有做过后仿的么,是布局布线后的仿真,用modelsim或者VCS都可以,我想知道一下做后仿都需要什么文件,是一个什么样的流程,谢谢!
错误是这样的:(我用的是modelsim仿真)
#  while elaborating region: /decode_tb/udecode/FE_RC_15398_0
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/FE_RC_15397_0
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/U186663
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/U246474
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/U247480
发表于 2010-3-24 10:07:28 | 显示全部楼层
routing完后生成netlist
再用rc工具提layout的rc,STA分析的同时生成sdf文件

后仿的时候用sdf反标netlist就行了
 楼主| 发表于 2010-3-24 11:19:39 | 显示全部楼层
谢谢,能不能再相信点,我之前没做过后仿,不知道都需要什么文件,非常感谢!
2# laoyeren
发表于 2010-3-24 13:18:21 | 显示全部楼层
不同的综合工具产生的网表后缀名都不同,不过sdf文件是同样的。当然还要有一个测试文件,这个保留功能仿真的即可,如果时序不满足在作出调整吧。
 楼主| 发表于 2010-3-24 13:24:25 | 显示全部楼层
谢谢你的回答
你还,我是想做布局布线完的仿真,是不是用布线后生成的网表,然后再加上标准单元的.v文件以及测试文件,还需要其他的什么文件么,我怎么总是报错,而且还不显示错误的原因,我用的是modelsim仿真,谢谢
4# gaurson
发表于 2010-3-25 13:21:30 | 显示全部楼层
首先要判断你的仿真元件库是否齐全,比如你用altera的芯片,那么它提供的仿真库是否已经编译到你的工作目录下?其次,需要布局布线后的网表,这个也和工具有关系;第三,就是测试文件,这个可以使用功能仿真时候用的,但也许在时序上会有冲突,在仿真的过程中根据结果来调整吧;最后可能你需要一个SDF文件,应该是布局布线之后产生的,这个在做仿真的时候,modelsim有一个选项可以去指定。
 楼主| 发表于 2010-3-25 14:09:30 | 显示全部楼层
谢谢你的回答,我做的是ASIC,用的是standard cell的,verilog也有,但是在按modelsim得simulation的时候就会报好多的错,还不提示是为什么错了,就这样的错误:
#  while elaborating region: /decode_tb/udecode/FE_RC_15398_0
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/FE_RC_15397_0
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/U186663
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/U246474
# Fatal error at an unknown location
#  while elaborating region: /decode_tb/udecode/U247480

6# gaurson
发表于 2010-3-26 13:15:58 | 显示全部楼层
7# handucheng

还是确定一下ASIC元件库是不是存在于当前工作目录下吧,检查检查项目的内容看看。或者你把你操作的详细步骤说一下。感觉还是库文件不匹配的问题。
发表于 2010-3-26 15:19:52 | 显示全部楼层
发帖赚钱中
 楼主| 发表于 2010-3-26 15:49:00 | 显示全部楼层
谢谢!
我是这样操作的
1、提取encounter布局布线完的网表、sdf文件
2、将提取的网表文件、standard cell的.v文件、testbench文件放在同一目录下面
3、用modelsim编译以上文件
4、点simulation,但是会报一遍所有的standard cell都会出错,不知道为什么!



8# gaurson
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 16:45 , Processed in 0.022246 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表