在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 30030|回复: 55

[原创] VCO/PLL中调谐Varactor电容和MIM电容的问题

[复制链接]
发表于 2010-1-10 16:54:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xwlpxc 于 2010-1-10 16:55 编辑

如图 很多的设计中为了改善varactor的线性问题,将MIM和VARACTOR进行并联或者串联。 图示是串联。
问题是: 这里为什么要加电阻接地??
我在cadence里面发现,如果不加,提示MIM电容DC PATH缺失的警告,但仿真还是可以出来,只是加了电阻后比较严重的退化了phase noise,将电阻加大,情况变好,一直要加大到M欧姆以上才和不加电阻的时候的phase noise相当。
   既然这个接地电阻这么严重的的退化了phase noise(会达到3~7DB),为什么还要加上他?  而图示的电路是SCI上的,他的电阻怎么这么小? 那不严重的退化了Q值和phase noise?

    另外 CADENCE为什么提示MIM没有DC路径,我原来想象是会提示varactor没有DC路径,因为varactor实际上是MOS 电容。 没想到提示的却是MIM。
未命名.JPG
发表于 2010-1-10 16:56:50 | 显示全部楼层
你如果做了dc分析,那么必须得在两个电容串联的地方加上电阻接地,否则dc分析不收敛啊
 楼主| 发表于 2010-1-10 17:01:38 | 显示全部楼层


谢谢这么快的回复!
你的意思是为了DC分析加上去的??不做DC分析就不要加?
我想问的是这个电阻在实际流片中需要不需要??
因为退化了PHASE NOISE
为什么作者选这么小的电阻??而要做到不退化相位噪声,需要M欧姆以上的电阻,这会相当大,而且这么大的电阻本身有噪声。
发表于 2010-1-10 20:52:46 | 显示全部楼层
1# xwlpxc

加R接地的目的是为了给varactor的gate一个0直流偏置点吧,因为到振荡点之间有MIM电容隔直
 楼主| 发表于 2010-1-11 12:28:22 | 显示全部楼层


1# xwlpxc  

加R接地的目的是为了给varactor的gate一个0直流偏置点吧,因为到振荡点之间有MIM电容隔直
xftang 发表于 2010-1-10 20:52

我也这么想!
但是提示的确是MIM需要DC 路径,而不是VARACTOR.
图上的R怎么这么小? 为什么不要电阻也可以仿真出来,而且PHASE NOSIE更好
发表于 2010-1-11 21:15:32 | 显示全部楼层
5# xwlpxc

方便把这篇paper贴上来看看吗
 楼主| 发表于 2010-1-12 14:22:35 | 显示全部楼层


5# xwlpxc  

方便把这篇paper贴上来看看吗
xftang 发表于 2010-1-11 21:15



当然可以 类似的SCI很多,我随便贴了一篇

SCI.pdf

626.91 KB, 下载次数: 428 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2010-1-12 14:25:42 | 显示全部楼层
本帖最后由 xwlpxc 于 2010-4-23 19:53 编辑

另外一篇如图
eeet.JPG
 楼主| 发表于 2010-1-12 19:43:10 | 显示全部楼层
Help !
thanks
发表于 2010-1-12 21:20:23 | 显示全部楼层


另外一篇如图
xwlpxc 发表于 2010-1-12 14:25



这是比较常见的啊,通过Rb给varactor Cv加自偏置,目的是让c-v曲线的线性部分位于调谐中间,Rb要取足够大,让它的等效噪声电流小
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 18:00 , Processed in 0.028312 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表