在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4718|回复: 10

[求助] 大家讨论一下为什么CMOS工艺的基准电路效果差?

[复制链接]
发表于 2009-12-16 21:05:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
感觉分散性很差啊,一般不TRIM很难达到2%的精度,用BICMOS和BIPOLAR轻松达到
,大家认为原因在什么地方?
 楼主| 发表于 2009-12-17 21:28:32 | 显示全部楼层
经过实验和BETA没有关系
发表于 2010-1-7 03:49:14 | 显示全部楼层
你是在同一个foundry下的同一个工艺里比较的么。。。
发表于 2010-1-8 08:30:04 | 显示全部楼层
substrate pnp.
发表于 2010-1-8 19:31:31 | 显示全部楼层
CMOS做到10~20ppm的还是很多的
发表于 2010-4-1 00:00:18 | 显示全部楼层
我用40V工艺做了一个,离散性也很糟糕,现在还没查出原因
发表于 2010-4-1 08:36:33 | 显示全部楼层
不trim能够2%全温度范围精度?有多少良率阿,讲精度,不提良率没意义。



发表于 2010-4-4 21:48:54 | 显示全部楼层
我相信这是因为cmos工艺控制不是针对那p+-nw-psub三极管来优化造成的,与bi-cmos或bipolar有专门控制下长出来的bjt当然不一样了。cmos工艺最关心的是表面注入的vth,重要junction都集中表面,bjt用到的juncton都是在内部
发表于 2010-4-5 21:08:37 | 显示全部楼层
本帖最后由 guang3000 于 2010-4-5 21:12 编辑


我相信这是因为cmos工艺控制不是针对那p+-nw-psub三极管来优化造成的,与bi-cmos或bipolar有专门控制下长出来的bjt当然不一样了

。cmos工艺最关心的是表面注入的vth,重要junction都集中表面,bjt用到的juncton都是在内部



不知道楼主是什么意思呢,到底是MOS管offset大,还是CMOS工艺的pnp管做得没bipolar工艺的好?

根据我想法,采用chopper的bandgap做得好的话,其精度应接近bipolar,主要是由于offset的消除。

而且,MOS管阈值电压的一部分是由衬底浓度和结构决定的,在阈值电压的推导中,理想情况下半导体表面到内部是单边突变结,其耗尽区总电荷由反偏电压及掺杂浓度决定,工厂要把MOS做得更加准确的话,这些离子注入的结也应该尽量做得准确才对。

我的理解是CMOS工艺的pnp管与bipolar工艺的beta相差很大,但精度差不多

个人想法,不知道对不对。
发表于 2010-4-6 00:07:13 | 显示全部楼层
beta会影响到ic电流吧,通常cmos里面相等的电流都是ie。beta model不准的话,ic不相等,当然就不准了
那beta又和well的深度和p+的结深有关系。cmos工艺里面,这个结深的控制恐怕没那么好。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 17:58 , Processed in 0.022592 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表