帮我看下PLL中LPF的noise 仿真对吗？

staringnight

原帖由 kool 于 2009-8-26 19:39 发表

                               
登录/注册后可看大图

能不能一起仿就看你的PLL是从VCO输出还是从div2电路后面输出，如果在VCO后面输出则不能一起仿，在div2后面输出的话可以一起仿，但是一般divider的噪声对PLL影响很小。

PLL输出是从div2 出来的，给其他模块。

可是芯片回来测量的话，只能测vco的输出，div2没有可测量的输出。我的div2 对vco 好像有将近1dbc/hz的恶化，是不是太大了？

staringnight

原帖由 kool 于 2009-8-26 21:07 发表

                               
登录/注册后可看大图

哈哈，搞清楚了。

我的电容太大，想把它做进去不容易，所以想试下电容乘积一类的方法。。。可是，心里不踏实，我还从来没有在LPF那里加过这些东西。。怕他们带来的噪声。。带宽，偏置。。

您一看就明白啦！

Keliu Shu的书上134页也有讲。

staringnight

原帖由 kool 于 2009-8-26 19:37 发表

                               
登录/注册后可看大图

这个确实不好加dc电压，我试了一下，你可以用一个直流源串联一个很大的电阻，我串了1P（=1000T）欧姆。这样这个电阻几乎对LPF不会产生影响了。

good idea. 可以行得通。。谢谢啦！

你有做过capacitance multiplier 吗？ 我想尝试，就是没底，所以很担心。流一次片也不便宜呢。

kool

原帖由 staringnight 于 2009-8-27 14:09 发表

                               
登录/注册后可看大图

PLL输出是从div2 出来的，给其他模块。 可是芯片回来测量的话，只能测vco的输出，div2没有可测量的输出。我的div2 对vco 好像有将近1dbc/hz的恶化，是不是太大了？

那你们为什么测VCO的输出而不直接测PLL的输出呢？不过也没关系两个地方的相噪声测出来的结果应该是一致的，但是从div2输出测的相噪声理论上比vco那点测出来的相噪声好6dB.

你说div2对VCO的相噪声有1dbc/hz的恶化是怎么比较的？每个频偏处都是这样？

jeimy

在学校时抄过一个含三阶LPF的PLL，流片能工作，就是当时很多都不懂，看此帖深入了不少，呵呵

kool

原帖由 staringnight 于 2009-8-27 14:44 发表

                               
登录/注册后可看大图

good idea. 可以行得通。。谢谢啦！ 你有做过capacitance multiplier 吗？ 我想尝试，就是没底，所以很担心。流一次片也不便宜呢。

我也没做过有源的LPF。不过我看你的电容很大，环路带宽应该很窄，30KHz左右？你的Icp, Kvco是多大？你可以减小这两个值来减小你的电容值。不过要考虑到噪声，其中减小Kvco对噪声的优化是有利的，但是减小Icp会增大PFD/CP贡献的噪声，这个要注意，
做有源LPF的话，应该要注意运放的噪声和速度。你的PLL带宽较小，而对LPF来说，它到PLL的输出是带通的，所以在运放在10-100KHz的噪声对PLL的噪声影响会比较大，而且在这个频率处，flicker noise会比较大的，所以管子的尺寸不能太小，速度方面的话，我觉得运放的UGB是不是得至少大于fref，使LPF的电压在下一次的PFD/CP比较前能够稳定？对运放做稳定性分析的时候，应该如何考虑运放的负载呢？

感觉做有源的LPF还是比较有挑战性的。

staringnight

原帖由 kool 于 2009-8-27 16:25 发表

                               
登录/注册后可看大图

那你们为什么测VCO的输出而不直接测PLL的输出呢？不过也没关系两个地方的相噪声测出来的结果应该是一致的，但是从div2输出测的相噪声理论上比vco那点测出来的相噪声好6dB. 你说div2对VCO的相噪声有1dbc/hz的 ...

我们的测试芯片 有外挂VCO的2个pin, 这里可以测。div2的输出比较敏感，我想不出什么好办法测它呢。。。

单独测VCO, 得到 相噪。把它和div2串联，再测vco的相噪，发现恶化了。所有频点都是这样呢。

staringnight

原帖由 kool 于 2009-8-27 16:40 发表

                               
登录/注册后可看大图

我也没做过有源的LPF。不过我看你的电容很大，环路带宽应该很窄，30KHz左右？你的Icp, Kvco是多大？你可以减小这两个值来减小你的电容值。不过要考虑到噪声，其中减小Kvco对噪声的优化是有利的，但是减小Icp会增 ...

环路带宽是比较窄，40 k. 如果，减小icp 到60uA不知道还行不，我式以下吧。。Kvco 变化范围很大，因为频率范围很宽，除非用几个vco，这样又面积太大。

active LPF 我也不是很敢做呢。 OP的带宽能做到 几十Mhz, 速度应该可以。但它的loading 我也晕着呢。。。还有，它的引入，改变了LPF的传递函数呢？这个我也弄不清楚了。

kool

原帖由 staringnight 于 2009-8-28 13:41 发表

                               
登录/注册后可看大图

我们的测试芯片 有外挂VCO的2个pin, 这里可以测。div2的输出比较敏感，我想不出什么好办法测它呢。。。 单独测VCO, 得到 相噪。把它和div2串联，再测vco的相噪，发现恶化了。所有频点都是这样呢。

不对吧，你串联div2后看的哪个输出的相噪声？VCO还是div2的输出？
从VCO看的话应该会差一点点，但差别可以忽略，但是pnoise中relative harmonic要改为2。
从div2输出看的话应该是要好将近6dB的。

kool

原帖由 staringnight 于 2009-8-28 13:48 发表

                               
登录/注册后可看大图

环路带宽是比较窄，40 k. 如果，减小icp 到60uA不知道还行不，我式以下吧。。Kvco 变化范围很大，因为频率范围很宽，除非用几个vco，这样又面积太大。 active LPF 我也不是很敢做呢。 OP的带宽能做到 几十Mh ...

频率范围多宽呢？用了几位的SCA？Kvco有多大？