手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
原帖由 staringnight 于 2009-8-17 10:02 发表 登录/注册后可看大图 我放了0, 仿真结果如下。对吗?
原帖由 kool 于 2009-8-17 14:08 发表 登录/注册后可看大图 是设为0,但是一般会将PFD和CP一起级联仿真噪声。
原帖由 staringnight 于 2009-8-18 11:10 发表 登录/注册后可看大图 非常感谢kool! 我把PFD/CP 又一起访了下,是下面的这个样子。请问:reasonable 吗?
原帖由 staringnight 于 2009-8-18 11:17 发表 登录/注册后可看大图 比如,我关注带内10k。 那么记下-98dbc/hz. 然后,是不是把它乘上它的像噪传递函数:(N/Kpd-cp)*(Hol(s)/(1+Hol(s))), 得到PFD/CP 对整个PLL噪声的影响, 当然只是在10k这一点的大小? 其他模块也这样计算。。 ...
原帖由 kool 于 2009-8-18 11:41 发表 登录/注册后可看大图 级联起来应该看CP的输出噪声电流,看相位噪声没意义。在CP的输出端接一个理想电压源来测输出噪声电流,而且在环路里面这里体现的也是电流,而不是电压。
原帖由 kool 于 2009-8-18 11:43 发表 登录/注册后可看大图 原理基本上时正确的,但是要想清楚每个模块是电流噪声PSD还是相位噪声PSD。
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-2-28 21:32 , Processed in 0.026975 second(s), 7 queries , Gzip On, Redis On.