在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: USTM

请教 关于LDO的问题

[复制链接]
发表于 2009-2-20 10:24:13 | 显示全部楼层
应该是系统稳定性问题吧,楼上的说的对,你的相位欲度,是全负载下的吗,LDO的稳定性是会跟随负载变化的哦,输出电流越大,PMOS的内阻越小。
仿真的时候要保证空载,1%负载和满负载下系统都稳定哩,可能你的欲度在小电流下系统稳定,但在大电流下未必哦,先仿仿看。^_^
发表于 2009-2-20 11:13:22 | 显示全部楼层
相位裕度随负载电流变化,电容的esr也影响相位裕度。估计大电流下相位裕度不够吧。
 楼主| 发表于 2009-2-20 18:00:21 | 显示全部楼层


原帖由 hdqkwr 于 2009-2-19 12:52 发表
LDO的Load regulation 主要与环路增益,输出电阻有关,与环路增与成反比,与输出电阻成正比。
你的70度的phase margin 是整个环路的吗?
而你跑了足够多的工艺角,而且都有70度的phase margin?即在所有的情况下都是 ...



首先,非常感谢你的回复.

其次,基准无振荡现象,LDO输出环路PM70度是在25摄氏度tt状态下,ESR电阻为50毫欧,电流为150mA.现发现问题:25摄氏度时ff,fs,sf等corner下PM变化不大,但是在ss,PM只有40度,估计这就是问题所在.

现想请教一个问题:通常情况下,做仿真各位都在什么温度状态下仿了了哪些工艺角?
我通常是在高温下仿真ss,低温下仿真ff,25摄氏度下仿真tt.

最后我的补偿依赖esr电阻,但我的产品要求是输出负载必须要有一个1uF的陶瓷电容,所以我设定ESR电阻为50毫欧.
 楼主| 发表于 2009-2-20 18:28:57 | 显示全部楼层


原帖由 Jevil 于 2009-2-20 10:24 发表
应该是系统稳定性问题吧,楼上的说的对,你的相位欲度,是全负载下的吗,LDO的稳定性是会跟随负载变化的哦,输出电流越大,PMOS的内阻越小。
仿真的时候要保证空载,1%负载和满负载下系统都稳定哩,可能你的欲度在小 ...



首先,非常感谢你的回复.

其次,相位度,写错了,别欲念太深了.(呵呵,玩笑而已,勿见怪).

然后,想请教一个问题,输出电流变化对于输出环路带宽是什么影响?
发表于 2009-2-20 21:13:14 | 显示全部楼层


原帖由 USTM 于 2009-2-20 18:28 发表


首先,非常感谢你的回复.

其次,相位欲度,写错了,别欲念太深了.(呵呵,玩笑而已,勿见怪).

然后,想请教一个问题,输出电流变化对于输出环路带宽是什么影响?


负载电流越大,带宽越小。
corner的话 你写个脚本文件  一般MOS的tt ss ff sf fs 温度的-45 27 125 电容的tt ss ff 外加电源  估计150个左右的corner最好都跑一下,这次你的工艺可能偏在ss很有可能的

另外,你把负载电流设为一个变量,然后利用spectre中的parameter 分析就可以看到PM和负载电流的关系
补偿用电容esr的话,esr应该比较大,最好换个类型的,陶瓷的太小,因为你的零点肯定在GBW外面,不知道你是怎么取得70的PM的
而且这种补偿方法过时了 overshoot太大,纹波不好

[ 本帖最后由 icsb 于 2009-2-21 00:20 编辑 ]
 楼主| 发表于 2009-2-21 16:05:10 | 显示全部楼层


原帖由 icsb 于 2009-2-20 21:13 发表

负载电流越大,带宽越小。
corner的话 你写个脚本文件  一般MOS的tt ss ff sf fs 温度的-45 27 125 电容的tt ss ff 外加电源  估计150个左右的corner最好都跑一下,这次你的工艺可能偏在ss很有可能的

另外,你 ...



我用的内外补偿的方式,内部用零点补偿的方式,外部再加电容补偿,不是单纯的只靠外部补偿.

电容是因为spec要求就是这个样子,没法改.
发表于 2009-2-21 21:27:10 | 显示全部楼层
有1u的陶瓷带50m的电阻?
 楼主| 发表于 2009-2-21 23:15:33 | 显示全部楼层


原帖由 flying591 于 2009-2-21 21:27 发表
有1u的陶瓷带50m的电阻?



一般就几毫欧,不超过10毫欧,但是为了严酷点,用的 50毫欧
发表于 2009-2-22 21:54:31 | 显示全部楼层
现象基本可以判断是稳定性不够导致。

你的仿真应该更全面些,陶瓷电容的esr电阻这个值是随着温度跟频率变化的,仿真应尝试覆盖5m到100m。
如果在所有仿真条件下最小相位裕度40度的话应该是可以满足稳定性要求的,后仿真保守估计降低10度左右。补偿方式很重要,你内部补偿用的什么方法,无论是VCCS或者利用super follower技术的补偿,都会有引入另外的内部环路,可以从补偿引入的内部环路看看小环是否存在稳定性问题。
仿真波形也能暴露很多问题,比如看看gain曲线是否平滑无小尖刺翘起;gain margin是否足够等等。

祝好运。
发表于 2009-2-22 22:01:52 | 显示全部楼层
补充一下,你ss+高温,ff+低温是比较具有经验性的仿真条件,从电路速度角度讲这是两个极端点,但是做产品的话尽量仿真条件更多一下,特别是在电路经验不是太充分的情况下。多仿真条件下可以使用vsde仿真,能缩短批量仿真时间,你可以试试。仿真中最好考虑PAD 以及 bonding wire的影响来尽量模拟实际电路情况。

祝好运。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:16 , Processed in 0.020776 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表