在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: raylee

关于中芯国际0.18um工艺的问题

[复制链接]
发表于 2008-12-17 15:15:18 | 显示全部楼层
发表于 2008-12-17 16:28:18 | 显示全部楼层
好问题
发表于 2008-12-17 17:13:28 | 显示全部楼层


原帖由 fuyibin 于 2008-12-17 15:15 发表



native device 不做阈值doping,
所以不用而外mask


谢谢!我注意到Layout时有Native N 这一层,是不是不产生额外的MASK,这一层是由类似Nwell 、有源区OD、poly这些运算生成的?
发表于 2008-12-17 18:22:50 | 显示全部楼层


原帖由 semico_ljj 于 2008-12-17 17:13 发表

谢谢!我注意到Layout时有Native N 这一层,是不是不产生额外的MASK,这一层是由类似Nwell 、有源区OD、poly这些运算生成的?



应该是正常的MOS的阈值调整是由 nmos pmos 有源区,Native层决定的
就相当于做阈值调整的mask原来由n/p有源区形成
现在由n/p有源区中去除Native层形成。
所以Native层只是参与了运算,没有增加mask
发表于 2008-12-22 11:29:47 | 显示全部楼层


原帖由 semico_ljj 于 2008-12-16 17:56 发表

“其中Native device 不需要額外的 Mask”Why?Thanks






因为native device是不同mask经过逻辑运算以后出来的,在process上需要多一道工序,但是不用新的mask。

不过这种mos leakage不小。

慎用
发表于 2008-12-22 13:17:58 | 显示全部楼层


原帖由 ipmsn5 于 2008-12-22 11:29 发表





因为native device是不同mask经过逻辑运算以后出来的,在process上需要多一道工序,但是不用新的mask。

不过这种mos leakage不小。

慎用



请问:native NMOS 的Vth很低,接近于0V,那么使用在那些场合?它的优势在哪?谢谢
发表于 2009-7-11 22:33:39 | 显示全部楼层

1111

sub-micro  做電容,因為他的vth接近0,所以電容是穩定的,比如一般的mos管做電容,當vgs少于vth時候,電容值就變了。
发表于 2009-7-12 00:31:43 | 显示全部楼层
挺高深!
发表于 2009-7-13 09:53:00 | 显示全部楼层


原帖由 woaijoyce 于 2009-7-11 22:33 发表
sub-micro  做電容,因為他的vth接近0,所以電容是穩定的,比如一般的mos管做電容,當vgs少于vth時候,電容值就變了。


除了用作Cap,我还见到用在开关上了,不知道怎么实现的
发表于 2009-7-13 11:04:29 | 显示全部楼层


原帖由 semico_ljj 于 2009-7-13 09:53 发表

除了用作Cap,我还见到用在开关上了,不知道怎么实现的



Vth接近0,关闭得时候电阻很小。只是要注意off 得时候得leakage。
我还用他做source follower 得input device, 也是利用Vt=0
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:30 , Processed in 0.023040 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表